UNIVERSIDAD NACIONAL DEL CALLAO FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA “DISEÑO E IMPLEMENTACIÓN DE UN GENERADOR DE SEÑALES DE RADIOFRECUENCIA BASADO EN FPGA SoC PARA LA OPERACIÓN DE UN TRANSMISOR DE RADAR IONOSONDA EN EL RADIO OBSERVATORIO DE JICAMARCA” TESIS PARA OPTAR EL TÍTULO PROFESIONAL DE INGENIERO ELECTRÓNICO Autor : B.Sc. Brayan Lui Estalla Quinteros Asesor : M.Sc. Jaime Alberto Vallejos Laos Co-asesor : Dr. Marco Antonio Milla Bravo Línea de Investigación : Ingeniería Y Tecnología Callao – 2024 PERÚ 2 4 ru.dgb.unam.mx 2 abacoenred.com 4 ru.dgb.unam.mx 1 unac.edu.pe 2 repositorio.ues.edu.sv oa.upm.es 3 1 fuente similar 5 revistatelematica.cujae.edu.cu Fuentes con similitudes fortuitas 1 INFORME FINAL DE TESIS (1).pdf | INFORME FINAL DE TESIS (1) #2b4a0f El documento proviene de mi biblioteca de referencias 3 www.itq.edu.mx 5 inaoe.repositorioinstitucional.mx Fuentes mencionadas (sin similitudes detectadas) Estas fuentes han sido citadas en el documento sin encontrar similitudes. 2 http://www.digisonde.com/pdf/Digisonde4DManual_LDI-web.pdf 3 https://redpitaya.com/ 1 http://jro.igp.gob.pe/digisonde/dps4text.htm N° Descripciones Similitudes Ubicaciones Datos adicionales Tesis_Brayan Lui Estalla Quinteros Nombre del documento: Tesis_Brayan Lui Estalla Quinteros.pdf ID del documento: bca97d96cb2b0713012bddeb1abe7e451edba11a Tamaño del documento original: 13,58 MB Depositante: FIEE PREGRADO UNIDAD DE INVESTIGACION Fecha de depósito: 21/3/2024 Tipo de carga: interface fecha de fin de análisis: 21/3/2024 Número de palabras: 22.907 Número de caracteres: 169.509 Ubicación de las similitudes en el documento: Fuentes de similitudes Fuentes principales detectadas N° Descripciones Similitudes Ubicaciones Datos adicionales 14% Textos 4% Similitudes < 1% similitudes entre comillas 0% entre las fuentes mencionadas 11% Idiomas no reconocidos http://www.itq.edu.mx/ http://www.digisonde.com/pdf/Digisonde4DManual_LDI-web.pdf https://redpitaya.com/ http://jro.igp.gob.pe/digisonde/dps4text.htm https://abacoenred.com/wp-content/uploads/2019/02/El-proyecto-de-investigaci%C3%B3n-F.G.-Arias-2012-pdf.pdf https://abacoenred.com/wp-content/uploads/2019/02/El-proyecto-de-investigaci%C3%B3n-F.G.-Arias-2012-pdf.pdf https://ru.dgb.unam.mx/bitstream/20.500.14330/TES01000678100/3/0678100_A1.pdf https://ru.dgb.unam.mx/bitstream/20.500.14330/TES01000678100/3/0678100_A1.pdf https://unac.edu.pe/wp-content/uploads/documentos/transparencia/articulo-11/11-2/transparencia-facultades/fiee/resoluciones-decanales/2023/RD0952023 DESARROLLO DE PROY_TESIS_ Eo_ESTALLA QUINTEROS.pdf https://unac.edu.pe/wp-content/uploads/documentos/transparencia/articulo-11/11-2/transparencia-facultades/fiee/resoluciones-decanales/2023/RD0952023 DESARROLLO DE PROY_TESIS_ Eo_ESTALLA QUINTEROS.pdf https://repositorio.ues.edu.sv/bitstreams/3a9a94da-8178-4b34-9fc4-1bfe7ae6f3a6/download https://repositorio.ues.edu.sv/bitstreams/3a9a94da-8178-4b34-9fc4-1bfe7ae6f3a6/download https://oa.upm.es/47722/1/JHON_JAIRO_BARONA_MENDOZA.pdf https://oa.upm.es/47722/1/JHON_JAIRO_BARONA_MENDOZA.pdf https://ru.dgb.unam.mx/bitstream/20.500.14330/TES01000617587/3/0617587.pdf https://ru.dgb.unam.mx/bitstream/20.500.14330/TES01000617587/3/0617587.pdf https://revistatelematica.cujae.edu.cu/index.php/tele/article/download/103/102/307 https://revistatelematica.cujae.edu.cu/index.php/tele/article/download/103/102/307 http://www.itq.edu.mx/carreras/IngElectronica/archivos_contenido/Apuntes de materias/Apuntes_VHDL_2016.pdf http://www.itq.edu.mx/carreras/IngElectronica/archivos_contenido/Apuntes de materias/Apuntes_VHDL_2016.pdf https://inaoe.repositorioinstitucional.mx/jspui/bitstream/1009/2028/1/RicardezTMR.pdf https://inaoe.repositorioinstitucional.mx/jspui/bitstream/1009/2028/1/RicardezTMR.pdf 3 INFORMACIÓN BÁSICA FACULTAD FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA UNIDAD DE INVESTIGACIÓN DE LA FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA TÍTULO “DISEÑO E IMPLEMENTACIÓN DE UN GENERADOR DE SEÑALES DE RADIOFRECUENCIA BASADO EN FPGA SoC PARA LA OPERACIÓN DE UN TRANSMISOR DE RADAR IONOSONDA EN EL RADIO OBSERVATORIO DE JICAMARCA” AUTOR ❖ B.Sc. ESTALLA QUINTEROS BRAYAN LUI ❖ CÓDIGO ORCID: 0000-0001-8897-0367 ❖ DNI: 76658936 ASESOR CO-ASESOR ❖ M.Sc.. JAIME ALBERTO VALLEJOS LAOS ❖ CÓDIGO ORCID: 0000-0003-4519-4657 ❖ DNI: 08786103 ❖ Dr. MARCO ANTONIO MILLA BRAVO ❖ CÓDIGO ORCID: 0000-0001-9067-863X ❖ DNI: 09860554 4 LUGAR DE EJECUCIÓN RADIO OBSERVATORIO DE JICAMARCA UNIDADES DE ANÁLISIS PARÁMETROS DE OPERACIÓN DE UN TRANSMISOR DE RADAR IONOSONDA EN EL RADIO OBSERVATORIO DE JICAMARCA TIPO DE INVESTIGACIÓN TIPO APLICADA, DISEÑO EXPERIMENTAL, NIVEL EXPLICATIVO, ENFOQUE CUANTITATIVO TEMA OCDE INGENIERÍA Y TECNOLOGÍA 6 DEDICATORIA A Dios por guiarme siempre, a mis padres Guisela Quinteros y Luis Estalla, a mis hermanos Luis, Cristhian, Vicente y Jazmin quienes me apoyaron incondicionalmente, a Jhassmin por siempre alentarme en todo momento. 7 AGRADECIMIENTO A mi madre Guisela Quinteros que siempre estuvo en todo momento alentándome, al Dr. Edgar del Aguila por su amistad, consejos brindados y siempre motivarme a investigar e inventar. Al M.Sc. Jaime Vallejos por sus enseñanzas en mi etapa universitaria y el apoyo brindado como asesor. Al Dr. Marco Milla de quien estoy agradecido por la confianza puesta en mí al desarrollar esta investigación, paciencia y conocimientos brindados. Al BSc. Joaquín Verástegui por los grandes momentos compartidos en el laboratorio de IDI y compartir conmigo esa pasión por el hardware y FPGA`s A Jhassmin por su amor, confiar en mí y bellos momentos compartidos. 8 ÍNDICE ÍNDICE DE FIGURAS ....................................................................................... 13 ÍNDICE DE TABLAS ......................................................................................... 20 RESUMEN ........................................................................................................ 21 ABSTRACT ....................................................................................................... 22 INTRODUCCIÓN ............................................................................................... 23 I. PLANTEAMIENTO DEL PROBLEMA ............................................................ 24 1.1. Descripción de la realidad problemática ................................................ 24 1.2. Formulación del problema ..................................................................... 25 1.2.1. Problema general ......................................................................... 25 1.2.2. Problemas específicos .................................................................. 25 1.3. Objetivos ............................................................................................... 25 1.3.1. Objetivos generales ...................................................................... 25 1.3.2. Objetivos específicos .................................................................... 26 1.4. Justificación........................................................................................... 26 1.4.1. Justificación Teórica ..................................................................... 26 1.4.2. Justificación Práctica .................................................................... 27 1.4.3. Justificación Metodológica ............................................................ 27 1.4.4. Justificación Social ........................................................................ 27 1.5. Limitaciones de la investigación ............................................................ 28 1.5.1. Limitación teórica .......................................................................... 28 II. MARCO TEÓRICO ........................................................................................ 29 2.1. Antecedentes: Internacional y nacionales ............................................. 29 2.1.1. Antecedentes internacionales ....................................................... 29 2.1.2. Antecedentes nacionales .............................................................. 30 2.2. Bases teóricas ...................................................................................... 31 2.2.1. Ionósfera ....................................................................................... 31 2.2.2. Radar ionosonda .......................................................................... 32 9 2.2.3. Rango, resolución y ecuación del radar ........................................ 34 2.2.4. Ionograma ..................................................................................... 37 2.2.5. Matrices de puertas programables por campo FPGA ................... 38 2.2.6. Red Pitaya SIGNAL lab 250-12 .................................................... 39 2.2.7. Lenguaje de descripción de hardware (VHDL) ............................. 40 2.2.8. Niveles de abstracción .................................................................. 40 2.2.9. Estilos de descripción de hardware .............................................. 41 2.3. Marco conceptual .................................................................................. 43 2.3.1. Controlador de radar ..................................................................... 43 2.3.2. Oscilador controlado numéricamente (NCO) ................................ 44 2.3.3. Modulación BPSK ......................................................................... 46 2.3.4. Modulación OOK........................................................................... 48 2.4. Definición de términos básicos .............................................................. 49 III. HIPOTESIS Y VARIABLES ......................................................................... 51 3.1. Hipótesis general e hipótesis específicas ........................................ 51 3.1.1. Hipótesis general ......................................................................... 51 3.1.2. Hipótesis específicas .................................................................... 51 3.2. Definición conceptual de variables ........................................................ 51 3.2.1. Variable independiente.................................................................. 51 3.2.2. Variable dependiente .................................................................... 52 3.3. Operacionalización de variables ............................................................ 53 3.3.1. Variable independiente.................................................................. 53 3.3.2. Variable dependiente .................................................................... 53 IV. DISEÑO METODOLÓGICO ......................................................................... 56 4.1. Tipo y diseño de investigación .............................................................. 56 4.1.1. Tipo de investigación .................................................................... 56 4.1.2. Diseño de investigación ................................................................ 56 4.1.3. Nivel de investigación ................................................................... 56 10 4.1.4. Enfoque de la investigación: cuantitativo ...................................... 56 4.2. Método de investigación ....................................................................... 57 4.2.1 Diagrama de la metodología .......................................................... 58 4.2.2. Requisitos funcionales del generador de señales ......................... 59 4.2.3. Diseño de bloques del generador de señales de radiofrecuencia.... 60 4.2.4. Diseño del controlador SPI ........................................................... 60 4.2.5. Diseño de bloques de Numerically Controlled Oscillator (NCO) ... 62 4.2.6. Cálculos para el acumulador de fase ............................................ 63 4.2.7. Hardware para el generador de radiofrecuencias ......................... 64 4.2.8. Elección del estilo de descripción de hardware ............................. 65 4.2.9. Implementación del módulo de sincronismo ................................ 65 4.2.10. implementación del generador de señales de radiofrecuencia... 67 4.2.11. Configuraciones en Red Pitaya .................................................. 67 4.2.12. Diseño de placa electrónica ....................................................... 70 4.2.13. Simulación con el test bench ...................................................... 77 4.2.14. Pruebas con los instrumentos de laboratorio .............................. 77 4.3. Población y muestra .............................................................................. 77 4.3.1. Población ...................................................................................... 77 4.3.2. Muestra ......................................................................................... 77 4.4. Lugar de estudio ................................................................................... 78 4.5. Técnicas e instrumentos para la recolección de datos .......................... 78 4.6. Análisis y procesamiento de datos ........................................................ 80 V. RESULTADOS .............................................................................................. 87 5.1. Resultados descriptivos ...................................................................... 87 5.1.1. Resultados de la simulaciones ..................................................... 87 5.1.2. Resultados de la implementación del Generador de señales de radiofrecuencia ....................................................................................... 91 11 5.1.2.1. Resultados de la implementación de la tarjeta electrónica...91 5.1.2.2. Resultados de la implementación del Rack ......................... 92 5.1 3. Cargar el archivo Bitstream en la Red Pitaya Signal Lab 250-12. 94 5.1.4. Sincronismo de radar ................................................................... 95 5.1.4.1. Sincronismo de la señal de clock de GPS y clock generado por generador de señales de radiofrecuencia ................................... 95 5.1.4.2. Comparación de la señal de clock de GPS y clock generada por sistema con persistencia ............................................................. 96 5.1.5 Análisis de la generación de señales de radiofrecuencia ............... 97 5.1.5.1. Análisis en el tiempo de la generación de señales de radiofrecuencia .................................................................................. 97 5.1.5.2. Análisis espectral de la generación de señales de radiofrecuencia ................................................................................ 107 5.1.6. Resultados de Prueba Bola de Cobre ......................................... 110 5.1.6.1. Ionograma de la recepción señales en la prueba bola de cobre .......................................................................................... 120 5.1.7. Operación del Generador de RF con transmisor de 4KW ........... 121 5.1.7.2. Sondeo oblicuo ionosféricos ............................................... 128 5.1.8. Recursos lógicos utilizados ......................................................... 133 5.1.9. Temperatura de operación .......................................................... 133 VI. DISCUSIÓN DE RESULTADOS................................................................ 135 6.1. Contrastación y demostración de la hipótesis con los resultados ...... 135 6.1.1. Contrastación y demostración de la hipótesis general con los resultados ............................................................................................. 135 6.1.2. Contrastación y demostración de las hipótesis específicas con los resultados ............................................................................................. 135 6.2 Responsabilidad ética de acuerdo a los reglamentos vigentes ............ 136 VII. CONCLUSIONES ..................................................................................... 137 VIII. RECOMENDACIONES ............................................................................ 138 12 IX. REFERENCIAS BIBLIOGRÁFICAS .......................................................... 139 X. ANEXOS ..................................................................................................... 141 8.1. Matriz de consistencia ......................................................................... 141 8.2. Registros de frecuencias .................................................................... 142 8.3. Registros de ancho de pulso y baudios .............................................. 144 8.4. Registros de ancho del IPP ................................................................ 145 8.5. Código .ino del microcontrolador Seeeduino XIAO ............................ 146 8.6. Código .h del microcontrolador Seeeduino XIAO ............................... 151 8.7. Código VHDL del módulo spi controller .............................................. 152 8.8. Código VHDL del módulo memory controller ..................................... 158 8.9. Código VHDL del módulo oscilador controlado numéricamente (NCO)... 166 8.10. Código VHDL del módulo Tabla de búsqueda del seno(0º) y seno(180º).................................................................................................. 169 8.11. Código VHDL del módulo delay para la Tabla de búsqueda del seno(0º) y seno(180º) ................................................................................. 173 8.12. Código VHDL del módulo Modulador OOK - BPSK .......................... 175 8.13. Código VHDL del módulo Multiplexor ............................................... 182 8.14. Código Verilog del módulo de sincronismo ....................................... 185 13 ÍNDICE DE FIGURAS Fig. 1. Sistema digisonda DPS-4 [8] ............................................................. 33 Fig. 2. Antena transmisora delta cruzada simple del sistema DPS-4 [16]. 33 Fig. 3. Una de las 4 antenas receptoras del sistema DPS-4 [16] ................ 34 Fig. 4. Ionograma escalado automáticamente con software ARTIST4 [8] .... 38 Fig. 5. Tarjeta de evaluación Red Pitaya SIGNAL lab 250-12 [10]................ 39 Fig. 6. Descripción comportamental de un multiplexor ................................. 41 Fig. 7. Descripción del flujo de datos de un multiplexor ................................ 42 Fig. 8. Descripción estructural de un multiplexor .......................................... 42 Fig. 9. Protocolo de comunicación SPI ......................................................... 43 Fig. 10. Diagrama de bloque del NCO [12] .................................................. 45 Fig. 11. Modulación por código de desplazamiento de fase (BPSK) [14] .... 47 Fig. 12. Modulación de desplazamiento de amplitud binario (OOK) [13] ..... 48 Fig. 13. Diagrama de la metodología............................................................ 58 Fig. 14. Diseño de bloques del generador de radiofrecuencias .................... 60 Fig. 15. Diseño de bloques de Numerically Controlled Oscillator (NCO) ...... 62 Fig. 16. Hardware del generador de señales de radiofrecuencia ................. 65 Fig. 17. Conexiones del circuito de sincronismo .......................................... 66 Fig. 18. Diseño de bloques del circuito de sincronismo en Vivado ............... 66 Fig. 19. Diseño de bloques del circuito de sincronismo en Vivado ............... 67 Fig. 20. Señal de trigger conectada al High speed comparator [10] ............. 68 Fig. 21. Trigger level de 10 bit Dac - mcp 4716 [10] ..................................... 68 Fig. 22. Programación del mcp 4716 ............................................................ 68 Fig. 23. DAC-AD9746BCPZ de 14 bits conectados a los relés [10] ............. 69 Fig. 24. Programación del expansor MAX 7311 .......................................... 70 Fig. 25. Conexiones de los GPIOs del PL y PS. .......................................... 72 Fig. 26. Conexiones del Seeeduino Xiao .................................................... 72 14 Fig. 27. Conexiones del regulador lineal de baja caída TLV1117LV ............ 73 Fig. 28. Conexiones del comparador de alta velocidad AD8611 .................. 73 Fig. 29. Conexiones del circuito de distribución de clock ............................ 74 Fig. 30. Conexiones de las salidas del PL hacia los conectores BNC y SMA. 75 Fig. 31. Ruteo de pista de placa electrónica en software Eagle .................. 76 Fig. 32. Diseño final de la placa electrónica visualizado desde el software fusion 360. ................................................................................................... 76 Fig. 33. Osciloscopio TEKTRONIK MDO3054 - 500Mhz .............................. 78 Fig. 34. Analizador de espectro Agilent Technologies N9912A - 4Ghz ......... 79 Fig. 35. Receptor de radar ionosonda IER basado en USRP ....................... 79 Fig. 36. Receptor del radar ionosonda VIPIR. (a) Gabinete, (b) Computadora ............................................................................................... 80 Fig. 37. Gráfico de simulaciones con banco de pruebas (test bench) .......... 81 Fig. 38. Gráficos de la generación de señales con osciloscopio TEKTRONIK ................................................................................................ 81 Fig. 39. Gráficos del análisis espectral en frecuencia ................................... 82 Fig. 40. Receptor y antena de GPS de la marca TRIMBLE ......................... 82 Fig. 41. Prueba de bola de cobre ................................................................. 83 Fig. 42. Estructura interna del Radar ionosonda VIPIR (Generador de señales de radiofrecuencia, etapa de potencia, receptor de ecos ionosféricos) ................................................................................................. 84 Fig. 43. Diagrama de Antena logarítmica periódica de banda ancha del transmisor de Radar ionosonda VIPIR [15]. ................................................. 84 Fig. 44. Antena logarítmica periódica de banda ancha del transmisor de Radar ionosonda VIPIR ............................................................................... 85 Fig. 45. Arreglo de 8 antenas dipolo del receptor de radar VIPIR [17] ......... 85 Fig. 46. Una de las ocho antenas dipolo del receptor de radar VIPIR .......... 86 Fig. 47. Testbench del numerically controlled controller (NCO) .................... 87 15 Fig. 48. Testbench para verificación del período entre pulsos emitidos (IPP).. 88 Fig. 49. Testbench para verificación del ancho de pulso emitido .................. 88 Fig. 50. Testbench para verificación del ancho de pulso BPSK emitido ....... 89 Fig. 51. Descripción gráfica de las duraciones de tiempo y amplitudes de las señales RF y GATE ..................................................................................... 90 Fig. 52. Testbench de la duración de las señales RF y GATE ...................... 90 Fig. 53. Tarjeta electrónica Implementada y montada en la placa Red Pitaya Signal Lab 250-12 ........................................................................................ 92 Fig. 54. Parte posterior del rack del generador de señales de radiofrecuencia para operar transmisor de radar ionosonda ....................... 93 Fig. 55. Parte frontal del rack del generador de señales de radiofrecuencia para operar transmisor de radar ionosonda ................................................. 93 Fig. 56. Generación del archivo Bitstream .bit en el software Vivado 2019.1.. 94 Fig. 57. Cargar el archivo Bitstream en la Red Pitaya Signal Lab 250-12. ... 95 Fig. 58. Sincronismo de la señal senoidal de clock de GPS convertida a señal cuadrada (Lila) y clock generado por generador de señales de radiofrecuencia (Jade) ................................................................................. 96 Fig. 59. Señal de clock generada por el sistema con un jitter de 500 ps ...... 97 Fig. 60. Señal de radiofrecuencia generada a 1 Mhz con modulación OOK.... 98 Fig. 61. Señal de radiofrecuencia generada a 1 Mhz con modulación OOK y ancho de pulso a 10 us medido con curso del osciloscopio ......................... 98 Fig. 62. Señal de radiofrecuencia generada a 2 Mhz con modulación OOK.... 99 Fig. 63. Señal de radiofrecuencia generada a 2 Mhz con modulación OOK y ancho de pulso a 10 us medido con curso del osciloscopio ......................... 99 Fig. 64. Señal de radiofrecuencia generada a 3 Mhz con modulación OOK.... 100 16 Fuente: Elaboración propia ........................................................................ 100 Fig. 65. Señal de radiofrecuencia generada a 3 Mhz con modulación OOK y ancho de pulso a 10 us medido con curso del osciloscopio ....................... 100 Fig. 66. Señal de radiofrecuencia generada a 25 Mhz con modulación OOK.. 101 Fig. 67. Señal de radiofrecuencia generada a 25 Mhz con modulación OOK y ancho de pulso a 10 us medido con curso del osciloscopio .................... 101 Fig. 68. Barrido de frecuencias de 1 a 25 Mhz modulación OOK ............... 102 Fig. 69. Señal de radiofrecuencia generada a 1 Mhz con modulación BPSK.. 102 Fig. 70. Señal de radiofrecuencia generada a 1 Mhz con modulación BPSK y ancho de pulso a 10 us medido con curso del osciloscopio .................... 103 Fig. 71. Señal de radiofrecuencia generada a 2 Mhz con modulación BPSK.. 103 Fig. 72. Señal de radiofrecuencia generada a 2 Mhz con modulación BPSK y ancho de pulso a 10 us medido con curso del osciloscopio .................... 104 Fig. 73. Señal de radiofrecuencia generada a 3 Mhz con modulación BPSK.. 104 Fig. 74. Señal de radiofrecuencia generada a 3 Mhz con modulación BPSK y ancho de pulso a 10 us medido con curso del osciloscopio .................... 105 Fig. 75. Señal de radiofrecuencia generada a 25 Mhz con modulación BPSK. ........................................................................................................ 105 Fig. 76. Señal de radiofrecuencia generada a 25 Mhz con modulación BPSK y ancho de pulso a 10 us medido con curso del osciloscopio .................... 106 Fig. 77. Barrido de Frecuencias de 1 a 25 Mhz modulación BPSK ............ 106 Fig. 78. Verificación de la generación de señal de radiofrecuencia a 1.0000010 Mhz .......................................................................................... 108 Fig. 79. Verificación de la generación de señal de radiofrecuencia a 1.0000015 Mhz .......................................................................................... 108 Fig. 80. Verificación de la generación de señal de radiofrecuencia a 17 1.0000016 Mhz .......................................................................................... 109 Fig. 81. Verificación de la generación de señal de radiofrecuencia a 24.993897 Mhz .......................................................................................... 109 Fig. 82. Señal RF atenuada a 760 mv ........................................................ 110 Fig. 83. Adquisición de señales RF en el segundo 1 con el receptor IER. 110 Fig. 84. Análisis del barrido de frecuencias del segundo 1. ........................ 111 Fig. 85. Adquisición de señales RF en el segundo 2 con el receptor IER. 111 Fig. 86. Adquisición de señales RF en el segundo 3 con el receptor IER. 112 Fig. 87. Adquisición de señales RF en el segundo 4 con el receptor IER. 112 Fig. 88. Adquisición de señales RF en el segundo 5 con el receptor IER. 113 Fig. 89 Adquisición de señales RF en el segundo 6 con el receptor IER 113 Fig. 90. Adquisición de señales RF en el segundo 7 con el receptor IER. 114 Fig. 91. Adquisición de señales RF en el segundo 8 con el receptor IER. 114 Fig. 92. Adquisición de señales RF en el segundo 9 con el receptor IER. 115 Fig. 93. Adquisición de señales RF en el segundo 10 con el receptor IER...... 115 Fig. 94 Adquisición de señales RF en el segundo 11 con el receptor IER. 116 Fig. 95. Adquisición de señales RF en el segundo 12 con el receptor IER...... 116 Fig. 96. Adquisición de señales RF en el segundo 13 con el receptor IER...... 117 Fig. 97. Adquisición de señales RF en el segundo 14 con el receptor IER...... 117 Fig. 98. Adquisición de señales RF en el segundo 15 con el receptor IER...... 118 Fig. 99. Adquisición de señales RF en el segundo 16 con el receptor IER...... 118 Fig. 100. Adquisición de señales RF en el segundo 17 con el receptor IER.... 119 18 Fig. 101. Adquisición de señales RF en el segundo 18 con el receptor IER.... 119 Fig. 102. Adquisición de señales RF en el segundo 19 con el receptor IER.... 120 Fig. 103. Ionograma con datos de bola de cobre ...................................... 121 Fig. 104. Señal RF atenuada a 8.48V pico pico ......................................... 122 Fig. 105. Pruebas del generador de RF en las instalaciones de VIPIR ...... 122 Fig. 106. Ionogramas generados con el receptor VIPIR en la Fecha:18-10-2023 hora:11:23 am .............................................................. 123 Fig. 107. Ionogramas generados con el receptor VIPIR en la Fecha:18-10-2023 hora:11:28 am .............................................................. 124 Fig. 108. Ionogramas generados con el receptor VIPIR en la Fecha:18-10-2023 hora:11:33 am .............................................................. 125 Fig. 109. Ionogramas generados con el receptor VIPIR en la Fecha:18-10-2023 hora:11:38 am .............................................................. 126 Fig. 110. Ionogramas generados con el receptor VIPIR en la Fecha:18-10-2023 hora:11:43 am .............................................................. 127 Fig. 111. Ionogramas generados con el receptor IER en la Fecha:18-10-2023 hora:11:23 am .............................................................. 128 Fig. 112. Ionogramas generados con el receptor IER en la Fecha:18-10-2023 hora:11:28 am .............................................................. 129 Fig. 113. Ionogramas generados con el receptor IER en la Fecha:18-10-2023 hora:11:33 am .............................................................. 130 Fig. 114. Ionogramas generados con el receptor IER en la Fecha:18-10-2023 hora:11:38 am .............................................................. 131 Fig. 115. Ionogramas generados con el receptor IER en la Fecha:18-10-2023 hora:11:43 am .............................................................. 132 Fig. 116. Recursos lógicos utilizados en el generador de RF ..................... 133 Fig. 117. Temperatura promedio del generador de RF ............................... 134 Fig. 118. Temperatura del ADC incorporado en la tarjeta Red Pitaya Signal 19 Lab 250-12. ................................................................................................ 134 20 ÍNDICE DE TABLAS Tabla 1. Mapa de registros del generador de señales de radiofrecuencia... 44 Tabla 2. Matriz de operacionalización .......................................................... 55 Tabla 3. Ejemplo de repeticiones de frecuencias ......................................... 59 Tabla 4. Tabla de mapa de registros para el controlador SPI ....................... 61 Tabla 5. Lista de componentes electrónicos para el shield ......................... 71 21 RESUMEN El presente trabajo de tesis tiene como objetivo principal el diseño e implementación de un generador de señales de radiofrecuencia para transmisor de radar ionosonda que está basado en el SDR Red Pitaya Signal Lab 250-12 que comprende de un FPGA SoC Zynq 7020 y puede transmitir señales moduladas con un barrido de frecuencias desde 1 MHz hasta 25 MHz. Para el diseño se utiliza el entorno de desarrollo Vivado de Xilinx-AMD. La síntesis del hardware se basa en el lenguaje VHDL y el estilo de descripción comportamental para los módulos controlador SPI, mapa de registros, oscilador controlado numéricamente (NCO), modulador BPSK y OOK, multiplexor y un módulo de sincronismo con entrada de clock de referencia de GPS de 10Mhz y trigger para el inicio de envío de las señales. Luego se agrega el Ip Core Clocking Wizard que nos permite elevar la frecuencia interna de clock del FPGA a 250 MHz. Los módulos mencionados e Ip Cores se integran utilizando el estilo de descripción estructural con la herramienta Create Design Block en el software Vivado. Finalmente se realizaron simulaciones con banco de pruebas (test bench), pruebas de funcionamiento en el laboratorio de IDI y en la estación del radar ionosonda “Vertical Incidence Pulsed Ionospheric Radar” (VIPIR). Palabras claves: ionosonda, Red Pitaya, SDR, sondeo ionosférico. 22 ABSTRACT The main objective of this thesis work is the design and implementation of a radiofrequency signal generator for an ionosonde radar transmitter that is based on the Red Pitaya Signal Lab 250-12 SDR that comprises a Zynq 7020 SoC FPGA and can transmit signals. modulated with a frequency sweep from 1 MHz to 25 MHz. The Xilinx-AMD Vivado development environment is used for the design. The hardware synthesis is based on the VHDL language and behavioral description style for the SPI controller modules, register map, numerically controlled oscillator (NCO), BPSK and OOK modulator, multiplexer, and a synchronization module with reference clock input 10Mhz GPS and trigger to start sending signals. Then the IP Core Clocking Wizard is added that allows us to raise the internal clock frequency of the FPGA to 250 MHz. The mentioned modules and IP Cores are integrated using the structural description style with the Create Design Block tool in the Vivado software. Finally, simulations were carried out with a test bench, and functional tests in the IDI laboratory and at the “Vertical Incidence Pulsed Ionospheric Radar” (VIPIR) ionosonde radar station. Keywords: ionosonde, Pitaya Network, SDR, ionospheric survey. 23 INTRODUCCIÓN Con los avances tecnológicos actuales el estudio de la aeronomía es de suma importancia para los sistemas de posicionamiento global basados en satélites (GNSS) y las aplicaciones derivadas de ellos, por ejemplo, la radionavegación terrestre, marítima y aérea. En diversas partes del mundo, se han realizado numerosos estudios con el fin de analizar el comportamiento de la propagación de señales de radio en la ionosférica, dichos estudios arrojaron como resultado la presencia de errores en la recepción de datos, derivados de los retardos en la propagación [1]. Una ionosonda es un radar de HF que envía un barrido de pulsos electromagnéticos entre 1 a 25mhz hacia la ionosfera las cuales son reflejadas y recibidas posteriormente para procesar el eco. Los ionogramas son la relación frecuencia de sondeo versus altura virtual de reflexión y nos dan una idea aproximada de la densidad electrónica de la ionósfera [2]. Por lo que, controlar la operación de un transmisor de radar ionosférico permitiría estudiar las capas altas de la atmósfera además de cumplir un rol importante en la obtención de densidades de electrones y corregir errores en los sistemas GNSS. En el presente proyecto de investigación se busca diseñar e implementar un generador de señales de radiofrecuencia basado en FPGA SoC para operar un transmisor de radar ionosonda en el Radio Observatorio de Jicamarca. 24 I. PLANTEAMIENTO DEL PROBLEMA 1.1. Descripción de la realidad problemática En el territorio peruano la propagación de radiofrecuencias se ve afectada por su interacción con la ionósfera sin poderse corregir, dando como resultado diferentes fenómenos que alteran su comportamiento de manera impredecible. El Radio Observatorio de Jicamarca (ROJ) que es sede científica del Instituto Geofísico del Perú (IGP) realiza estudios de aeronomía con la finalidad de comprender las capas altas de la atmósfera específicamente la ionósfera, en las cuales los procesos de ionización y recombinación son importantes. Las ionosondas son instrumentos científicos que nos permiten obtener los parámetros ionosféricos y sus efectos en las señales del sistema global de navegación por satélite (GNSS). Existen ionosondas como Digisonde que son instrumentos reconocidos mundialmente. Sin embargo, son muy costosos el importarlos y darle el mantenimiento respectivo. Y en orden de exitosamente realizar estudios de aeronomía, un generador de señales de radiofrecuencia para operar un transmisor de radar ionosonda es requerido. En el presente proyecto de investigación se propondrá un diseño de un generador de señales de radiofrecuencia basado en Red Pitaya que comprende de un FPGA SoC para operar un transmisor de radar ionosonda, dicho generador transmitirá una señal modulada con un sweep de frecuencias desde 1 MHz hasta 25 MHz el cual permite el estudio de la ionósfera en el Radio Observatorio de Jicamarca. 25 1.2. Formulación del problema 1.2.1. Problema general ❖ Problema general: ¿Es posible diseñar e implementar un generador de señales de radiofrecuencia basado en FPGA SoC para operar un transmisor de radar ionosonda en el Radio Observatorio de Jicamarca? 1.2.2. Problemas específicos ❖ Problema específico 1: ¿Es posible diseñar e implementar un generador de señales de radiofrecuencia basado en FPGA SoC para sincronizar la señal de GPS en un transmisor de radar ionosonda en el Radio Observatorio de Jicamarca? ❖ Problema específico 2: ¿Es posible diseñar e implementar un generador de señales de radiofrecuencia basado en FPGA SoC para emitir un barrido de frecuencias en un transmisor de radar ionosonda en el Radio Observatorio de Jicamarca? ❖ Problema específico 3: ¿Es posible diseñar e implementar un circuito modulador de señales de radiofrecuencia basado en FPGA SoC? 1.3. Objetivos 1.3.1. Objetivos generales ❖ Objetivo general: Diseñar e implementar un generador de señales de radiofrecuencia basado en FPGA SoC para operar un transmisor de radar ionosonda en el Radio Observatorio de Jicamarca. 26 1.3.2. Objetivos específicos ❖ Objetivo específico 1: Diseñar e implementar un generador de señales de radiofrecuencia basado en FPGA SoC para sincronizar la señal de GPS en un transmisor de radar ionosonda en el Radio Observatorio de Jicamarca. ❖ Objetivo específico 2: Diseñar e implementar un generador de señales de radiofrecuencia basado en FPGA SoC para emitir un barrido de frecuencias en un transmisor de radar ionosonda en el Radio Observatorio de Jicamarca. ❖ Objetivo específico 3: Diseñar e implementar un circuito modulador de señales de radiofrecuencia basado en FPGA SoC. 1.4. Justificación 1.4.1. Justificación Teórica La justificación teórica tiene como propósito generar reflexión y debate académico sobre el conocimiento existente, contrastar resultados o hacer epistemología del conocimiento existente [5]. De lo expuesto del autor, el presente trabajo de investigación tiene una justificación teórica ya que se estudiará la teoría de radares ionosféricos para el nuevo diseño de generador de señales para radar ionosonda que aporta con el conocimiento y la utilización de la misma en otros trabajos de investigación. 27 1.4.2. Justificación Práctica Se tiene justificación práctica cuando el desarrollo de un proyecto ayuda a resolver un problema o, por lo menos, propone estrategias que al aplicarse contribuirían a resolverlo [5]. De lo expuesto por el autor, el presente trabajo de investigación tiene una justificación práctica puesto que el generador de señales de radiofrecuencia permitirá operar el transmisor de radar ionosonda para el estudio de la aeronomía. 1.4.3. Justificación Metodológica La justificación metodológica se refiere cuando un proyecto propone un nuevo método o una nueva estrategia para generar conocimiento válido y confiable [5]. De lo expuesto por el autor, el presente trabajo de investigación tiene una justificación metodológica ya que en él se propone un esquema metodológico innovador que tiene como finalidad un nuevo diseño de generador de señales de radiofrecuencia para el transmisor de radar ionosonda que será puesto en evaluación en todo el periodo de implementación del mismo. 1.4.4. Justificación Social Se refiere a cuál es su trascendencia para la sociedad, quiénes o en qué modo se beneficiarán con los resultados de la investigación, en conclusión, ¿qué alcance o proyección social tiene? [6]. De lo expuesto por el autor, el presente trabajo de investigación tiene una justificación social puesto que al operar el transmisor de radar ionosonda se obtendrá información de los fenómenos ionosféricos que beneficiará a la sociedad. 28 1.5. Limitaciones de la investigación 1.5.1. Limitación teórica El presente trabajo de investigación presenta una limitación teórica dado que existen pocas referencias bibliográficas o escasa información sobre el diseño de generadores de señales de radiofrecuencia para radares ionosféricos. 29 II. MARCO TEÓRICO 2.1. Antecedentes: Internacional y nacionales 2.1.1. Antecedentes internacionales ❖ En el artículo científico titulado: ”Implementación de una Ionosonda electrónica para la supervisión de la ionosfera desde la Tierra vía una columna proyectada a través de USRP” [2] publicado por MULTIDISCIPLINARY DIGITAL PUBLISHING INSTITUTE (MDPI), se tuvo como objetivo plantear una propuesta de monitoreo del contenido total de electrones de la ionosfera desde el punto de vista instrumental. Se utilizó la metodología de diseño de instrumentación científica, se diseña un radar para sondeo ionosférico basado en tecnología USRP con la finalidad de conocer el comportamiento o respuesta de cada modelo en una zona de alta actividad ionosférica, dentro de la franja de anomalía ecuatorial (diseño experimental, enfoque cuantitativo y nivel descriptivo). Se llegó a la conclusión de que la implementación de una ionosonda usando tecnología USRP cumple con las características deseadas y el post-procesamiento es capaz de imprimir las alturas de la ionosfera para el rango diseñado. De este trabajo de investigación se puede destacar cómo implementaron un transmisor de radar ionosonda para generar la forma de los pulsos de radar y el procesamiento de la información de los ecos provenientes de la ionosfera. ❖ En el artículo científico titulado: ”Diseño en FPGA de una ionosonda generación” [3] indexado en la revista digital de las tecnologías de la información y las comunicaciones, se tuvo como objetivo el diseño de un radar de sondeo vertical de la ionosfera, para ello se utilizó la metodología de la técnica de modulación por código binario de fase y compresión de pulsos (diseño experimental, enfoque cuantitativo y nivel 30 descriptivo). Llegando a la conclusión de que las técnicas actuales de compresión de pulsos y modulación por código binario de fase aumenta la relación señal a ruido además de proporcionar una ganancia de procesamiento lo cual se comprueba mediante simulaciones realizadas en los softwares Simulink y Quartus. Finalmente, el autor recomienda culminar la simulación de la integración coherente debido a que la computadora no cumplía con los requerimientos para tal simulación y los resultados preliminares obtenidos de las simulaciones constituyen un punto de partida para la futura implementación física del diseño de una ionosonda en el Instituto de Geofísica y Astronomía en Cuba. Del artículo desarrollado por el autor, se aprecia cómo utilizan el software Quartus para el diseño, simulación y síntesis de hardware del transmisor de radar ionosonda basado en FPGA. 2.1.2. Antecedentes nacionales ❖ Proyecto de investigación titulado: ”Implementación de sistema de radar ionosonda en RED PITAYA” [3] publicado en el repositorio de prácticas preprofesionales del Radio Observatorio de Jicamarca (ROJ), tuvo como objetivo el diseño de un sistema de radar ionosonda basado en red pitaya que transmite una onda modulada con un sweep de frecuencias desde 1 MHz hasta 25 MHz, teniendo la posibilidad de modular la señal portadora durante cada step del sweep, para ello se utilizó la metodología de diseño electrónico por bloques del radar ionosonda enfocado a pruebas de laboratorio, que tiene como primer paso la recolección de los requisitos funcionales, luego levantar los diagramas esquemáticos y posteriormente proceder con simulaciones por bloque (diseño experimental, enfoque cuantitativo y nivel descriptivo). El autor concluye que se ha logrado simular el diseño del sistema de transmisión, recepción y de interfaz entre el FPGA y el procesador en el software VIVADO. Finalmente, el autor recomienda realizar el test bench 31 lógico global del diseño de radar ionosonda y testear el sistema transmitiendo mediante una antena e incorporar una señal de GPS para el sincronismo del mismo. Del trabajo de investigación desarrollado por el autor, se concluye la importancia de la recolección de los requisitos funcionales del radar ionosonda y posteriormente analizar y diseñar el sistema radar mediante descripción por bloques, además de utilizar los Ip Core brindados en el software VIVADO. Se resalta que dentro de los antecedentes nacionales solo existe dicha investigación. 2.2. Bases teóricas 2.2.1. Ionósfera La ionosfera es la parte superior de atmósfera terrestre que se extiende aproximadamente desde los 50 a 1000 km, está conformada por moléculas disociadas y partículas cargadas eléctricamente, por efectos de la radiación ultravioleta y los rayos X del sol, las moléculas suspendidas en esta parte superior de la atmósfera, son calentadas y agitadas a tal punto que sufren diferentes procesos de disociación que involucran desprendimientos de electrones [2]. Las variaciones del comportamiento en la ionósfera, están directamente relacionadas con la radiación emitida desde el sol, el movimiento de la Tierra y los cambios en la actividad solar. Esta parte de la atmósfera comprende capas denominadas D, E, F1, F2. Las capas D, E y F1 dependen de los ángulos de incidencia del sol y tienen un mayor tamaño de la densidad de ionización en verano que en invierno, 32 en cambio la capa F2 tiene un mayor tamaño de ionización en invierno que en verano. Las múltiples aplicaciones de radiocomunicaciones que utilizamos actualmente dependen del comportamiento del plasma ionosférico. El término plasma se refiere a gases parcial o totalmente ionizados [18]. Debido a los diversos factores que afectan la ionosfera es de suma importancia desarrollar y poner en operación instrumentos científicos que nos ayuden a estudiar el clima espacial y modelar el comportamiento de la ionosfera. 2.2.2. Radar ionosonda Una ionosonda es un radar HF que transmite pulsos electromagnéticos en un barrido de frecuencias desde un determinado punto de la Tierra hacia la ionosfera y las señales reflejadas son recepcionadas en el mismo u otro punto de la Tierra. Los pulsos enviados a la ionosfera logran tener la máxima intensidad de reflexión cuando la frecuencia de propagación de la onda de radio es igual a la frecuencia del plasma ionosférico. Al procesar el eco las ionosondas realizan un registro de la reflexión llamado la altura virtual vs la frecuencia que fue enviada la señal, a esta construcción de registros se les conoce como perfil ionosférico o ionogramas y en ellos se puede visualizar el comportamiento de la ionosfera. El Centro de Investigaciones Atmosféricas de la Universidad de Massachusetts Lowell (UMLCAR) ha producido una versión de baja potencia de sus sondas Digisonde TM, la sonda portátil Digisonde TM (DPS) capaz de realizar mediciones de la ionosfera superior y proporcionar procesamiento en tiempo real y análisis para caracterizar la propagación de la señal de radio para apoyar las comunicaciones o las operaciones de vigilancia [7]. 33 Fig. 1. Sistema digisonda DPS-4 [8]. Fig. 2. Antena transmisora delta cruzada simple del sistema DPS-4 [16]. 34 Fig. 3. Una de las 4 antenas receptoras del sistema DPS-4 [16]. 2.2.3. Rango, resolución y ecuación del radar a. Altura virtual (hv) Las ionosondas tienen como principal objetivo medir la altura a la cual se refleja una frecuencia específica en alguna capa de la ionosfera. Para calcular la distancia a la cual se refleja la señal transmitida o también llamada altura virtual (hv), se emplea la siguiente ecuación 2.1 [9]. (2.1) 35 Donde: : representa una altura que no es la real sino la altura a la cual se reflejaría la señal si viajara a la velocidad de la luz. : Velocidad de la luz. : Tiempo de demora del eco reflejado. b. Altura máxima Los parámetros de los cuales depende directamente la altura máxima son la capacidad de detección del sistema, frecuencia de repeticiones del pulso (frp) del radar ionosonda o su inversa qué es el tiempo máximo de retardo del pulso (trp). Cabe mencionar que se requiere esperar un tiempo suficiente después del pulso emitido para que sea detectado antes de que se transmita el siguiente pulso por el radar ionosonda. Por consiguiente, la frecuencia a la cual los pulsos pueden ser transmitidos está determinada por la mayor altura que esta puede transmitir. La altura máxima se representa en la siguiente ecuación 2.2: (2.2) Donde: : Altura máxima, se sustituye por la altura virtual en la ecuación 2.1. frp: frecuencia de repetición de pulsos, se sustituye por el inverso del tiempo de demora del eco reflejado en la ecuación 2.1. 36 c. Resolución La resolución es la distancia mínima en la que la ionosonda puede detectar entre dos blancos diferentes, en este caso específico de estudio de aeronomía puede detectar diferentes capas ionosféricas. La resolución se representa en la siguiente ecuación 2.3: (2.3) : Resolución, se sustituye por la altura virtual hv en la ecuación 2.1. T: Representa la longitud del pulso, se sustituye por el inverso del tiempo de demora del eco reflejado en la ecuación 2.1. B: El ancho de banda del radar y es igual al inverso de la longitud del pulso B=1/T. d. Ecuación del radar Según los principios de diseño de sistemas de radar, la ecuación del radar es la estimación del rango en función de características deseadas y se representa en la ecuación 2.4 [12]. (2.4) Donde: Pr: Potencia recibida. Pt: Potencia irradiada. Gt: Ganancia de la antena. σ: Superficie efectiva de dispersión. 37 Ae: Área efectiva de la antena receptora. R: Distancia Teniendo en cuenta las consideraciones de la ecuación del radar y si se define el rango máximo del radar R máx., cuando la señal recibida es igual a la mínima señal detectable se obtiene la ecuación 2.5 [12]. (2.5) Se concluye que para obtener una alta resolución se requiere de pulsos de corta duración y para detectar blancos distantes es necesario una gran potencia pico de pulso Pt además de una larga duración de pulso t, o una pequeña frp. 2.2.4. Ionograma Los ionogramas son mediciones de trazos correspondientes al barrido de señales de alta frecuencia reflejados, los cuales son generados por una ionosonda. Debido a que los pulsos de radio viajan más lento dentro de la ionósfera que en espacio libre, la altura aparente o “virtual” es medida en vez de la altura real. Para frecuencias cercanas al máximo nivel de frecuencia en la capa correspondiente, la altura virtual tiende al infinito debido a que el pulso debe viajar una distancia finita a una velocidad cero. Las frecuencias en las que se produce dicho fenómeno se denominan frecuencias críticas [1]. Con los ionogramas se pueden obtener los siguientes parámetros de las señales reflejadas: frecuencia, alcance (o altura para mediciones de incidencia vertical), amplitud, fase, desplazamiento y propagación Doppler, ángulo de llegada y polarización de onda. 38 Fig. 4. Ionograma escalado automáticamente con software ARTIST4 [8]. 2.2.5. Matrices de puertas programables por campo FPGA Una FPGA es un tipo de dispositivo electrónico formado por bloques funcionales unidos a través de un array de conexiones programables, permitiéndonos describir un circuito digital a partir de un lenguaje descriptivo que puede ser el VHDL o Verilog. Internamente se componen principalmente de puertas lógicas, biestables, memorias, multiplexores, puertos de entrada y salida, entre otros. En comparación con un procesador, este tiene una estructura fija y se modifica su comportamiento a través del programa escrito, ejecutado de forma secuencial. En cambio, en una FPGA se varía la estructura interna, constituyendo un circuito electrónico, lo que permite que tanto la eficiencia como la velocidad debido a que la FPGA puede trabajar en paralelismo. 39 2.2.6. Red Pitaya SIGNAL lab 250-12 SIGNAL lab 250-12 es el producto de Red Pitaya más sofisticado, creado para aplicaciones industriales e investigación más exigentes, donde la robustez y el rendimiento al sintetizar hardware dentro de estos dispositivos. Esta tarjeta de evaluación está equipada con PoE (alimentación a través de Ethernet), lo que brinda la posibilidad de alimentar y comunicarse con SIGNAL lab utilizando un solo cable Ethernet, internamente comprende de una FPGA Xilinx Zynq 7020, un ARM Cortex-A9 C de doble núcleo, Frecuencia de muestreo 250MSPS, resolución de DAC de 14 bits y resolución de ADC de 12 bits. Fig. 5. Tarjeta de evaluación Red Pitaya SIGNAL lab 250-12 [10]. 40 2.2.7. Lenguaje de descripción de hardware (VHDL) Es un lenguaje de descripción y modelado diseñado para describir la funcionalidad y la organización de sistemas hardware digitales. El VHDL es un lenguaje con una sintaxis amplia y a la vez flexible, lo que permite realizar el modelado de una forma estructural y a la vez el flujo de datos en el hardware. Las ventajas que ofrece el uso del VHDL son: ❖ Permite el diseño, modelado y comprobación del sistema, sintetizando hardware en bajo nivel. ❖ Permite dividir el diseño del hardware en unidades más pequeñas para su descripción. ❖ Los circuitos que se describen siguen una estructura de síntesis. ❖ Basado en un estándar IEEE STD 1076-1987, para que así pueda ser usado por toda la comunidad de ingenieros. 2.2.8. Niveles de abstracción La abstracción es un modelo simplificado del diseño de hardware, una abstracción de alto nivel contiene sólo los datos más vitales. Por otro lado, una abstracción de bajo nivel es más detallada. Los niveles de abstracción se emplean para clasificar modelos HDL según el grado de detalle y precisión de sus descripciones [11]. Los niveles de abstracción descritos desde el punto de vista de simulación y síntesis del circuito pueden definirse como sigue: ❖ Funcional o algorítmico: Se refiere a la relación funcional entre las entradas y salidas del circuito o sistema, sin hacer referencia a la realización final (implementación). ❖ Nivel de Transferencia de registros (RTL): Consiste en la partición del sistema en bloques funcionales sin considerar a detalle la realización final de cada bloque 41 ❖ Lógico: El circuito se expresa en términos de ecuaciones lógicas o de compuertas. 2.2.9. Estilos de descripción de hardware El lenguaje VHDL presenta tres estilos de descripción que dependen del nivel de abstracción. a. Descripción comportamental: Describe el comportamiento de las salidas del circuito con respecto a las entradas, en este estilo de descripción de hardware no se proporciona información de cómo estará conformado el circuito. Fig. 6. Descripción comportamental de un multiplexor. Fuente: Elaboración propia. 42 b. Descripción flujo de datos: Especifica el circuito mediante un conjunto de expresiones booleanas concurrentes, en este estilo se describe el flujo de la información. Fig. 7. Descripción del flujo de datos de un multiplexor. Fuente: Elaboración propia. c. Descripción Estructural: Especifica el circuito describiendo distintos módulos y las conexiones entre estos. Fig. 8. Descripción estructural de un multiplexor. Fuente: Elaboración propia. 43 2.3. Marco conceptual 2.3.1. Controlador de radar Para el diseño del controlador de radar ionosonda en primer lugar se comprenderá el protocolo de comunicación SPI dado que será el medio de interfaz de comunicación entre el embebido y el FPGA. Mediante la descripción de hardware se define la interfaz SPI en modo A, el cual hace la lectura del data frame de n bits, para modo práctico de este ejemplo usamos 16 bits cuando la polaridad del CLK inicia en bajo (CPOL=0) y luego se detecta la fase del CLK en flanco de subida (CPHA=0). Fig. 9. Protocolo de comunicación SPI. Fuente: Elaboración propia. Posteriormente el data frame de 16 bits se divide en tres salidas llamadas W/R(1 bit), ADDRESS(6 bits), DATA(7 bits) y por medio de la señal W/R se almacenan los datos en el bloque mapa de registros. Estos registros contendrán la configuración del barrido de frecuencias de 1 a 25 MHz, ancho de pulso, Ipp, código, repeticiones. A continuación, se muestra la tabla 1 donde se aprecia cada uno de los registros y sus respectivas longitudes de palabras, esta tabla la tenemos como referencia para el diseño del controlador de radar. 44 Tabla 1. Mapa de registros del generador de señales de radiofrecuencia. Fuente: Elaboración propia. 2.3.2. Oscilador controlado numéricamente (NCO) El NCO para generar una onda sinusoidal requiere de la palabra de sintonización de n bits o también llamado incremento de fase de n bits, dicha señal de entrada nos permite determinar la frecuencia de la salida de onda sinusoidal. El incremento de fase se expresa en un formato llamado medición de ángulo binario (BAM), en el que el bit más significativo (MSB) de la palabra representa 180º, el siguiente bit representa 90º, y así sucesivamente. 45 El NCO comprende un acumulador de fase, un convertidor de fase a amplitud y registros. En el acumulador de fase, se ingresa la señal de incremento de fase a la salida de la suma acumulada, implementada como un sumador seguido de un registro (REG), esto produce una fase de aumento uniforme, incrementada a la velocidad del reloj del sistema. Luego la suma acumulada (MSBs) se envía a un convertidor de fase a amplitud, que es una tabla de búsqueda que produce un valor de k bit también seguido de un registro que representa la amplitud de la onda sinusoidal en la fase de entrada [12]. Fig. 10. Diagrama de bloque del NCO [12]. Teniendo los valores de los parámetros de frecuencia interna del FPGA, frecuencia de la onda senoidal, incremento de fase y ancho de fase, entonces la frecuencia de la onda senoidal se puede representar como: 46 (2.6) Para generar una onda senoidal con una frecuencia de 1 MHz, el incremento de fase requerido para generar dicha onda es el siguiente: Al incremento de fase se debe aumentar un valor de 0.5 y luego truncar a un número entero e introducirlo en la ecuación (4) dando la siguiente frecuencia de salida, que puede ser validada por los instrumentos que se cuenta en el laboratorio de Investigación y Desarrollo e Innovación (IDI) ubicado en el Radio Observatorio de Jicamarca. 2.3.3. Modulación BPSK La modulación BPSK es una modulación por desplazamiento de fase de dos estados, donde la fase de la portadora se establece en 0 o π según el valor de la señal moduladora. La señal moduladora m(t) se define como una secuencia binaria que se multiplica con una portadora sinusoidal c(t), obteniendo así la 47 señal modulada BPSK. Cuando la señal de salida del modulador m(t) se encuentra en un estado ‘1’ la señal modulada se ve exactamente como la portadora con 0º de fase inicial, mientras que, si se encuentra en un estado “0”, la señal modulada tiene una portadora con fase inicial de π, la modulación BPSK se representa en la ecuación 2.7. (2.7) En la modulación BPSK, la señal transmitida es s(t) = m(t)c(t), donde 0 < t < Tb Cabe mencionar que T es el tiempo de duración del pulso codificado, t es la duración de los sub pulsos y la fase de cada sub pulso es modificable para que varíe entre 0 y π. En esta modulación una de las características fundamentales es que se puede obtener su relación de compresión con la ecuación 2.8. N = T / t (2.8) Fig. 11. Modulación por código de desplazamiento de fase (BPSK) [14]. 48 Para el diseño del generador de señales de radiofrecuencia que operará al transmisor de radar ionosonda se requiere de un modulador de BPSK digital el cual se implementará en descripción de hardware VHDL en el software Vivado. 2.3.4. Modulación OOK La modulación de desplazamiento de amplitud binario (On Off Keying) es un caso particular de la modulación ASK. Este tipo de modulación tiene un comportamiento de conmutación ya que cuando se ingresa una señal binaria unipolar f(t), la cual, si la señal del mensaje es "1", entonces la salida será una señal sinusoidal, si el mensaje la señal es "0", entonces la salida será 0. Su función se representa en la siguiente ecuación 2.9. (2.9) A continuación se muestran los gráficos de la modulación OOK. Fig. 12. Modulación de desplazamiento de amplitud binario (OOK) [13]. 49 La modulación OOK será utilizada para la generación del barrido de frecuencias de 1 a 25 MHz que estarán sincronizados con la señal de GPS de 10Mhz e iniciará el envío de las señales de radiofrecuencia cuando la entrada trigger detecta un flanco de subida (rising edge). 2.4. Definición de términos básicos ● ROJ: Radio Observatorio de Jicamarca. ● IGP: Instituto Geofísico del Perú. ● UMLCAR: Centro de Investigaciones Atmosféricas de la Universidad de Massachusetts Lowell. ● GNSS: Sistemas de posicionamiento global basados en satélites. ● USRP: Universal Software Radio Peripheral. ● FPGA SoC: Arreglos de puertas programables en campo de sistema en chip. ● Zynq SoC: Son dispositivos de la familia Xilinx que integran un FPGA y un procesador. ● VHDL: Es un lenguaje de descripción de circuitos electrónicos digitales que utiliza distintos niveles de abstracción. ● Ip Cores: Son diseños de hardware de uso libre. ● RTL: Nivel de Transferencia de registro. ● NCO: Oscilador controlado numéricamente. ● BPSK: Modulación de desplazamiento de fase binario. ● OOK: Modulación de desplazamiento de amplitud binario. 50 ● Ionogramas: Son diagramas generados por ionosondas, que nos permiten medir las frecuencias críticas de cada capa y las alturas virtuales. ● Altura virtual (HV): Estas alturas son mayores que la altura real y son generadas por los ionogramas. ● FoF2: Frecuencia crítica de la capa F2. ● IPP: Período entre pulsos emitidos por el generador de señales. ● HF: Alta frecuencia. ● SNR: Relación señal / ruido. 51 III. HIPOTESIS Y VARIABLES 3.1. Hipótesis general e hipótesis específicas 3.1.1. Hipótesis general ● Con el diseño e implementación de un generador de señales de radiofrecuencias basado en FPGA SoC se operará un transmisor de radar ionosonda en el Radio Observatorio de Jicamarca. 3.1.2. Hipótesis específicas ❖ Hipótesis específica 1: Con el diseño e implementación de un generador de señales de radiofrecuencias basado en FPGA SoC se podrá sincronizar la señal de GPS en un transmisor de radar ionosonda en el Radio Observatorio de Jicamarca. ❖ Hipótesis específica 2: Con el diseño e implementación de un generador de señales de radiofrecuencias basado en FPGA SoC se podrá emitir un barrido de frecuencia en un transmisor de radar ionosonda en el Radio Observatorio de Jicamarca. ❖ Hipótesis específica 3: El diseño e implementación del circuito modulador de señales de radiofrecuencias basado en FPGA SoC permitirá realizar modulación BPSK y OOK. 3.2. Definición conceptual de variables 3.2.1. Variable independiente 52 Diseño e implementación de un generador de señales de radiofrecuencia basado en FPGA SoC: Un generador de señales es aquel dispositivo electrónico que genera patrones de señales periódicas o no periódicas y en este trabajo de investigación se generan de manera digital. a. Dimensión 1: Sintetización de hardware: La sintetización de hardware es el proceso de generación de una representación en puertas lógicas de una descripción hardware (VHDL o Verilog). Indicador 1: Simulaciones con el Test bench. Indicador 2: Pruebas en el laboratorio. 3.2.2. Variable dependiente Operación de transmisor de radar ionosonda en el Radio Observatorio de Jicamarca: Los transmisores de ionosonda son radares HF que transmiten pulsos electromagnéticos desde un determinado punto de la Tierra hacia la ionosfera. a. Dimensión 1: Sincronismo: En telecomunicaciones el sincronismo es muy utilizado para que diversos equipos de un mismo sistema puedan compartir la misma señal de reloj y mandar información de forma que todos los equipos estén sincronizados. Indicador 1: Desfase entre la señal generada y la señal de GPS. a. Dimensión 2 53 Análisis espectral de las frecuencias: El análisis espectral de frecuencias mide y traza la potencia de la señal en un rango de frecuencias determinado para ello se utiliza el instrumento analizador de espectro. Indicador 1: Verificación del barrido de frecuencias con el analizador de espectro. 3.3. Operacionalización de variables 3.3.1. Variable independiente Diseño e implementación de un generador de señales de radiofrecuencia basado en FPGA SoC: El diseño del generador de señales se implementa en la plataforma de desarrollo Red Pitaya que comprende de un FPGA SoC, con el cual se pudo modificar la frecuencia del pulso, ancho del pulso, período entre pulsos, repeticiones de pulsos. a. Dimensión 1 Sintetización de hardware: Se sintetiza cada uno de los bloques que comprende el generador de señales desarrollado en el software Vivado 2019.1. Indicador 1: Simulaciones con el Test bench. Indicador 1: Pruebas en el laboratorio. 3.3.2. Variable dependiente Operación de transmisor de radar ionosonda en el Radio Observatorio de Jicamarca: Los transmisores de radar ionosonda se sincronizan con la señal 54 de GPS y esperan una señal de Trigger para empezar a generar un barrido de frecuencias que son enviadas a las capas altas de la atmósfera. a. Dimensión 1 Sincronismo: Se sincronizó las señales generadas con la señal de GPS. Indicador 1: Desfase entre la señal generada y la señal de GPS. a. Dimensión 2 Análisis espectral de las frecuencias: El análisis espectral de frecuencias nos permite verificar la correcta generación de frecuencias de las señales. Indicador 1: Verificación del barrido de frecuencias con el analizador de espectro. Matriz de operacionalización Variable Definición conceptual Definición operacional Dimensión Definición conceptual Definición operacional Indicadores Escalas y valores Variable Independiente Diseño e implementación de un generador de señales de radiofrecuencia basado en FPGA SoC. Un generador de señales es aquel dispositivo electrónico que genera patrones de señales periódicas o no periódicas y en este trabajo de investigación se generan de manera digital. El diseño del generador de señales se implementará en la plataforma de desarrollo Red Pitaya que comprende de un FPGA SoC, en el cual se podrá modificar la frecuencia del pulso, ancho del pulso, período entre pulsos, repeticiones de pulsos. Sintetización de hardware La sintetización de hardware es el proceso de generación de una representación en puertas lógicas de una descripción hardware (VHDL o Verilog). Se sintetiza cada uno de los bloques que comprende el generador de señales desarrollado en el software Vivado 2019.1. I1:Simulaciones con el Test bench. I2: Pruebas en el laboratorio. (0-1) Variable Dependiente Operación de transmisor de radar ionosonda en el Radio Observatorio de Jicamarca. Los transmisores de ionosonda son radares HF que transmiten pulsos electromagnéticos desde un determinado punto de la Tierra hacia la ionosfera. Los transmisores de ionosonda se sincronizan con la señal de GPS y generan un barrido de frecuencias que son enviadas a las capas altas de la atmósfera. Sincronismo El sincronismo es muy utilizado para que diversos equipos de un mismo sistema puedan compartir la misma señal de reloj y mandar información de forma que todos los equipos estén sincronizados. Se sincronizan las señales generadas con la señal de GPS. I1: Desfase entre la señal generada y la señal de GPS. (0-500ps) Análisis espectral de las frecuencias El análisis espectral de frecuencias mide y traza la potencia de la señal en un rango de frecuencias determinado para ello se utiliza el instrumento analizador de espectro. El análisis espectral de frecuencias nos permite verificar la correcta generación de frecuencias de las señales. I2: Verificación del barrido de frecuencias con el analizador de espectro. (1-25Mhz) Tabla 2. Matriz de operacionalización. Fuente: Elaboración propia. 55 56 IV. DISEÑO METODOLÓGICO 4.1. Tipo y diseño de investigación 4.1.1. Tipo de investigación El presente trabajo de investigación es del tipo aplicado, ya que se aplica el diseño e implementación del generador de señales para operar un transmisor de radar ionosonda en periodos de tiempo establecidos según el cronograma de ejecución. 4.1.2. Diseño de investigación El presente trabajo de investigación tiene un diseño experimental, pues los parámetros de operación del transmisor de radar ionosonda son estimulados por el diseño del generador de señales de radiofrecuencia basado en FPGA SoC. 4.1.3. Nivel de investigación El presente trabajo de investigación tiene un nivel de investigación del tipo explicativo pues se explica cómo la sintetización de hardware del generador de señales logró operar el transmisor de radar ionosonda. 4.1.4. Enfoque de la investigación: cuantitativo El presente trabajo de investigación tiene un enfoque de investigación del tipo cuantitativo pues los parámetros de operación del radar ionosonda son medidos y analizados mediante simulaciones con test bench e instrumentos de laboratorio en el Radio Observatorio de Jicamarca. 57 4.2. Método de investigación De acuerdo al problema de investigación planteado, en primer lugar, se definen los requisitos funcionales que requiere el generador de señales de radiofrecuencia basado en FPGA SoC, en segundo lugar se define el hardware para el generador de señales de radiofrecuencias en este caso la plataforma de de desarrollo que integre una FPGA Soc (Red Piñata SIGNAL Lab 250-12 )y un embebido (Seeeduino Xiao SAMD21) para la configuración de registros. El lenguaje de descripción de hardware que se utiliza es el VHDL, en el entorno de desarrollo Vivado versión 2019.1, en tercer lugar se define el estilo de descripción de hardware, para este diseño se utiliza la descripción comportamental para los módulos controlador del generador de señales de radiofrecuencia, oscilador controlado numéricamente (NCO), modulador BPSK y OOK. Luego en cuarto lugar se agrega el Ip Core Clocking Wizard que nos permite elevar la frecuencia interna hasta 250 MHz, cabe mencionar que el sincronismo es muy importante para los radares ionosondas es por ello que el presente diseño de generador de señales de radiofrecuencia incluye un módulo de sincronismo el cual es proporcionado por el repositorio de la plataforma de desarrollo Red Pitaya. Además el generador de señales de radiofrecuencia posee una entrada para la señal de trigger que es un pulso enviado cada 5 minutos y con dicho pulso se inicia la generación del barrido de frecuencias. Como siguiente paso en quinto lugar se integran todos los módulos mencionados e Ip Cores utilizando el estilo de descripción estructural con la herramienta Create Design Block en el software Vivado. En el sexto paso se realizan las configuraciones en la Red Pitaya para poder habilitar la entrada de trigger y elevar el voltaje pico pico de la señal pulsada a transmitir. El séptimo paso es realizar el diseño de placa electrónica en modo shield que contenga al embebido, entradas y salidas (BNC-SMA) y el circuito convertidor de señal de clock senoidal a cuadrada esto debido a que Red Pitaya solo acepta señal cuadra de clock. Finalmente en el octavo paso se realizan las pruebas de simulación con el test bench (banco de pruebas) y también pruebas físicas con los equipos de laboratorio en el Radio Observatorio de Jicamarca. 58 4.2.1 Diagrama de la metodología En la figura 13 se muestra el diagrama de la metodología que se desarrolla en cada uno de los pasos para el diseño e implementación de generador de señales de radiofrecuencia basado en FPGA SoC. Fig. 13. Diagrama de la metodología. Fuente: Elaboración propia 59 4.2.2. Requisitos funcionales del generador de señales De acuerdo al problema de investigación planteado. En primer lugar, se definen los requisitos funcionales que requiere el generador de señales de radiofrecuencia basado en FPGA SoC. Requisitos funcionales del generador de radiofrecuencia: ❖ Cantidad de pulsos = 1808 pulso. ❖ Ancho del pulso = 10 us - 60 us. ❖ Período entre pulsos emitidos (IPP) = 1 ms - 10 ms. ❖ Pasos entre frecuencias= 8 Khz. ❖ % de pasos entre frecuencia = 0.5 %. ❖ barrido de frecuencias = 1 - 25 Mhz. ❖ Repeticiones = Cada 4 envíos de frecuencias distintas y luego se repiten 4 veces dichas frecuencias. Ejemplo de repeticiones de las frecuencias, donde: F= frecuencias. R= repeticiones. Los valores de la frecuencia se encuentran en Mhz. F1 F2 F3 F4 R1 1.601 1.609 1.617 1.625 R2 1.601 1.609 1.617 1.625 R3 1.601 1.609 1.617 1.625 R4 1.601 1.609 1.617 1.625 Tabla 3. Ejemplo de repeticiones de frecuencias. Fuente: Elaboración propia. 60 4.2.3. Diseño de bloques del generador de señales de radiofrecuencia. El generador de señales de radiofrecuencia comprende en su diseño tres bloques principales; controlador spi, mapa de registros y generador de pulsos, el tercer bloque a su vez engloba a tres sub-bloques los cuales son el oscilador controlado numéricamente (NCO), modulador de señales y multiplexor. El diseño permiten configurar el ancho del pulso, ipp, acumulador de fase y repeticiones, para generar dos señales, la primera es la que se encarga de realizar el sweep de frecuencias de 1 mhz a 25 mhz y la otra un señal de gate que está activa sólo durante la ventana de cada pulso emitido. Fig. 14. Diseño de bloques del generador de radiofrecuencias. Fuente: Elaboración propia. 4.2.4. Diseño del controlador SPI El diseño del controlador de radar ionosonda comprende del protocolo de comunicación SPI para la comunicación entre el sistema embebido y el FPGA. Para ello se usa la descripción de hardware y se define la interfaz SPI en modo A, el cual hace la lectura del data frame de 80 bits cuando la polaridad del CLK inicia en bajo (CPOL=0) y luego se detecta la fase del CLK en flanco de subida 61 (CPHA=0). La cantidad de data frame que se transmite por la interfaz spi es de 80 bits, el bit más significativo (MSB) es de escritura y lectura (W/R), los siguientes 15 bits son de direcciones (ADDRESS) y los 64 bits menos significativo (LSB) son los datos de configuración (DATA) y por medio de la señal W/R se almacenan los datos en el bloque mapa de registros en este caso usamos el Ip Core Bloque de Memoria RAM nativa (BRAM). En la siguiente tabla n°1 se muestra la distribución del mapa de registros, la primera dirección es de control, la segunda es la configuración del ancho del pulso e IPP, la tercera y cuarta son los valores del código para modulación,cabe mencionar que a partir del quinto registro hasta la posición 1812 son los valores de las frecuencias a generar. Tabla 4. Tabla de mapa de registros para el controlador SPI. Fuente: Elaboración propia. 62 4.2.5. Diseño de bloques de Numerically Controlled Oscillator (NCO) El diseño del NCO comprende de dos bloques; acumulador de fase y convertidor de fase a amplitud, para generar una onda sinusoidal se requiere del incremento de fase de 64 bits, dicha señal de entrada nos permite determinar la frecuencia de la onda sinusoidal de salida. En el acumulador de fase, se ingresa la señal de incremento de fase de 64 bits a la salida de la suma acumulada, implementada como un sumador seguido de un registro, esto produce una fase de aumento uniforme que incrementa con cada flanco de subida del clock del sistema. La salida de la suma acumulada pasa por un truncamiento de 64 bits a 16 bits antes de ser enviada al bloque convertidor de fase a amplitud, que es la tabla de búsqueda que contiene un ¼ de la onda senoidal seguido de un registro que almacena la amplitud de la onda sinusoidal. Fig. 15. Diseño de bloques de Numerically Controlled Oscillator (NCO). Fuente: Elaboración propia. 63 4.2.6. Cálculos para el acumulador de fase El cálculo de acumulador de fase de cada frecuencia requiere conocer los valores de los siguientes parámetros; la frecuencia de clock del FPGA, frecuencia de la onda senoidal que se quiere generar, incremento de fase y ancho de fase, entonces la frecuencia de la onda senoidal se puede representar como: (1) = Frecuencia de clock del FPGA (250Mhz) = Frecuencia de la onda senoidal = Incremento de fase = Ancho de fase Para generar una onda senoidal con una frecuencia de 1 MHz, el incremento de fase requerido para generar dicha onda es el siguiente: Al incremento de fase se debe realizar un truncamiento para obtener un valor entero, pero debido a que contamos con un ancho de fase de 2^64 el 64 incremento de fase es entero. Posteriormente introducimos el incremento de fase en la ecuación (1) para obtener la frecuencia real de salida. La resolución del generador de señales de radiofrecuencia se obtiene reemplazando el incremento de fase con el mínimo valor en la ecuación (1). 4.2.7. Hardware para el generador de radiofrecuencias Se seleccionó el SDR Red pitaya SIGNAL lab 250-12 ya que comprende de un FPGA ZYNQ-XC7Z020-3CLG400E más el Dual Core ARM Cortex A9, ideal para desarrollar toda la descripción de hardware dentro de esta plataforma SDR, además de contar con DAC-AD9746BCPZ de 14 bits 2 ch, ADC 250 Msps de 12 bits x 2 canales, entrada de Trigger para poder ejecutar el diseño sintetizado en una hora y fecha específica, entrada de clock de referencia de 10Mhz, puerto ethernet de 1Gbit, Extensiones de GPIOs, soporta SD card con sistema operativo Linux. El Seeed Studio XIAO SAMD21 basado en un ARM Cortex M0 + de 32 bits y 48 MHz (SAMD21G18) con Flash de 256 KB y SRAM de 32 KB, es el 65 encargado de enviar mediante protocolo de comunicación SPI los parámetros de configuración hacia los GPIOs del Red Pitaya SIGNAL lab. Fig. 16. Hardware del generador de señales de radiofrecuencia. Fuente: Elaboración propia. 4.2.8. Elección del estilo de descripción de hardware. En esta etapa define el estilo de descripción de hardware, el diseño de generador de señales de radiofrecuencia utilizó el estilo de descripción comportamental para cada uno de los módulos, controlador SPI, mapa de registros, oscilador controlado numéricamente (NCO), modulador BPSK y OOK, multiplexor. Para la integración de todos los módulos e Ip Cores se utiliza el estilo de descripción estructural en el software Vivado 2019.1. 4.2.9. Implementación del módulo de sincronismo Cabe mencionar que el sincronismo es muy importante para los radares ionosondas es por ello que el presente diseño de generador de señales de 66 radiofrecuencia incluye un módulo de sincronismo con clock 10 Mhz del GPS llamado red_pitaya_kh_0 el cual es proporcionado por el repositorio de la plataforma de desarrollo Red Pitaya. Se instancia el módulo red_pitaya_kh_0 y se procede a realizar las conecciones con la entrada de clock de referencia REFin, VCXO Si 571 y Clocking Wizard (Ip Core que permite multiplicar o dividir frecuencias) se instancia en su modo diferencial, mediante descripción de hardware. Fig. 17. Conexiones del circuito de sincronismo. Fuente: Elaboración propia. Fig. 18. Diseño de bloques del circuito de sincronismo en Vivado. Fuente: Elaboración propia. 67 4.2.10. implementación del generador de señales de radiofrecuencia Finalmente se integran los módulos de controlador SPI, mapa de registros, oscilador controlado numéricamente (NCO), modulador BPSK y OOK, multiplexor e Ip Cores utilizando el estilo de descripción estructural con la herramienta Create Design Block en el software Vivado. Fig. 19. Diseño de bloques del circuito de sincronismo en Vivado. Fuente: Elaboración propia. 4.2.11. Configuraciones en Red Pitaya a. Habilitación de la entrada de trigger La entrada de la señal de trigger proveniente del receptor GPS trimble tiene un voltaje de 5v que pasa por un divisor de voltaje y se obtiene 1.63v que ingresa hacia In(+) del comparador de alta velocidad y en la entrada In(-) del comparador está conectada la señal de TrigRef proveniente MCP 4716 y este es programado mediante el protocolo de comunicación i2c. 68 Fig. 20. Señal de trigger conectada al High speed comparator [10]. Fig. 21. Trigger level de 10 bit Dac - mcp 4716 [10]. A continuación se muestra el código de programación en el IDE arduino del mcp 4716 el cual tiene la dirección 0x60. Fig. 22. Programación del mcp 4716. Fuente: Elaboración propia. 69 b. Elevar el voltaje pico pico de la señal pulsada La plataforma Red Pitaya cuenta con relés que al activarlos podemos cambiar el voltaje pico pico de la señal pulsadas a transmitir provenientes del DAC de 14 bits de alta velocidad (AD9746-BCPZ), dichos relés se controlan con el expansor MAX 7311 que proporciona 16 bits entrada/salida paralela. Por defecto en modo desactivado los relés proporcionan un voltaje de 4.44v al medir en alta impedancia (1M) y 2.22v al medir con carga de 50 ohm. Fig. 23. DAC-AD9746BCPZ de 14 bits conectados a los relés [10]. Al activar los relés proporcionan un voltaje de 21.6v al medir en alta impedancia (1M ohm) y 10.8v al medir con carga de 50 ohm. A continuación se muestra el código de programación en el IDE de arduino para el expansor MAX 7311, el cual tiene la dirección 0x20. 70 Fig. 24. Programación del expansor MAX 7311. Fuente: Elaboración propia. 4.2.12. Diseño de placa electrónica a. Consideraciones generales para el diseño de la placa electrónica ● La Red Pitaya Signal Lab 250-12 al estar basada en la FPGA SoC Xilinx Zynq 7020 - XC7Z020 podemos acceder al Programmable Logic (PL) y al Processing System (PS). ● Para este trabajo de tesis se requiere acceder al PL por medio del protocolo de comunicación SPI para poder configurar el generador de radiofrecuencias tales configuraciones como; listado de frecuencias, IPP, ancho de pulso y repeticiones, también acceder al PS por medio del protocolo de comunicación I2C para configurar el hardware de Red Pitaya Signal Lab 250-12, estas configuraciones son habilitación de la entrada de trigger y elevar el voltaje pico pico de la señal pulsada. ● La Red Pitaya Signal Lab 250-12 cuenta con el hardware necesario para recepcionar la señal de CLK cuadrada de 10 Mhz que se utiliza como CLK de referencia para generador de radiofrecuencia. Los receptores de 71 GPS de la marca TRIMBLE proporciona dos señales una señal de PPS que es un pulso que se emite cada segundo y la una señal senoidal de 10 Mhz, para poder conectar la señal de CLK proveniente del receptor de GPS TRIMBLE al Red Pitaya se realiza un circuito que transforma la señal senoidal a cuadrada. ● Debido a que los GPIOs del PL y PS de la Red Pitaya Signal Lab 250-12 están accesibles en parte superior por medio de conectores jumper hembra se procede a realizar un shield que se va poder montar encima brindando su practicidad en la conexión. b. Lista de componentes electrónicos Tabla 5. Lista de componentes electrónicos para el shield. Fuente: Elaboración propia. 72 c. Esquemático de la placa electrónica El desarrollo de la placa electrónica se realizó en el software EAGLE 9.6.2, en la figura 25 se muestran las conexiones de los GPIOs del PL y PS. Fig. 25. Conexiones de los GPIOs del PL y PS. Fuente: Elaboración propia. En la figura 26 se muestran las conexiones del microcontrolador Seeeduino Xiao SAMD21 hacia los GPIOs del PL y PS. y la fuente de alimentación de 3.3v la obtiene del PL . Fig. 26. Conexiones del Seeeduino Xiao. Fuente: Elaboración propia. 73 En la figura 27 se muestran la etapa de regulación de voltaje y se hace uso del regulador lineal de baja caída TLV1117LV, la fuente de entrada de 5v se obtiene del PS. Fig. 27. Conexiones del regulador lineal de baja caída TLV1117LV. Fuente: Elaboración propia. En la figura 28 se muestran las conexiones del circuito que transforma la onda senoidal a cuadrada, y tiene como principal circuito integrado (CI) al comparador de alta velocidad AD8611, la señal cuadrada de 10 mhz se obtiene de la salida GPS_CLK. Fig. 28. Conexiones del comparador de alta velocidad AD8611. Fuente: Elaboración propia. 74 Las conexiones del circuito de distribución de clock, está basado en el circuito integrado (CI) NB3L553 que es un buffer de distribución diseñado principalmente para señales de CLK de 1 entrada a 4 salidas. Se optó por el NB3L553 debido a que garantiza específicamente minimizar la distorsión de la señal de clock entre un dispositivo a otro. Para este trabajo de tesis se obtienen dos señales de clock a partir de la señal GPS_CLK mediante este circuito de distribución de clock, ambas señales de clock B2 y B3 tienen salida SMA. La salida B2 se conecta a la entrada SMA del clock de referencia de 10Mhz del Red Pitaya llamado REF_IN y la otra salida B3 se utiliza para poder conectar al osciloscopio y verificar si se está generando correctamente la señal cuadrada de 10 Mhz. En la figura 29 se muestran las conexiones del circuito de distribución de clock. Fig. 29. Conexiones del circuito de distribución de clock. Fuente: Elaboración propia. Las señales de salida del PL están conectadas a conectores BNC y SMA. Se tiene 4 salidas del PL conectadas a los conector BNC hembra con base acodado y por otro lado se tiene 2 salidas del PL conectadas a los conectores SMA hembra con borde de montaje. 75 Las salidas que van hacia los conectores BNC hembra con base acodado son las señales digitales de “WINDOW” que muestra la ventana de inicio a final de las 1808 frecuencias, el “GATE” nos permite visualizar la ventana del ancho del pulso transmitido, la “PHASE” nos indica la fase del pulso y la señal de “SEQ” muestra una bandera de cada cambio de frecuencia realizado. Las salidas que van hacia los conectores “SMA” hembra con borde de montaje son la señal de TRIGGER que nos indica la bandera de inicio de la generación de señales de radiofrecuencias y la señal CLK_OUT nos permite confirmar si hay sincronismo comparando esta señal cuadrada de 10 Mhz generada con la señal cuadrada de 10 Mhz de referencia. En la figura 30 se muestran las conexiones de las señales de salida del PL hacia los conectores BNC y SMA. Fig. 30. Conexiones de las salidas del PL hacia los conectores BNC y SMA. Fuente: Elaboración propia. Finalmente se genera el archivo PulseGen.brd para realizar el ruteo de las pistas en el software Eagle. 76 Fig. 31. Ruteo de pista de placa electrónica en software Eagle. Fuente: Elaboración propia. El software Eagle tiene la opción de visualizar el diseño final de la placa electrónica al enlazarlo con el software fusion 360. Fig. 32. Diseño final de la placa electrónica visualizado desde el software fusion 360. Fuente: Elaboración propia. 77 4.2.13. Simulación con el test bench Luego de integrar todos los módulos que comprende el generador de radiofrecuencias, se genera el test bench el cual describe las configuraciones iniciales y el banco de pruebas para realizar las simulaciones y resultados preliminares. 4.2.14. Pruebas con los instrumentos de laboratorio El generador de señales de radiofrecuencia pasará por pruebas de laboratorio, para el cual se necesitará el generador de señales que simulará la señal de GPS de 10Mhz y la señal de Trigger que indica en qué momento se transmite el pulso. para la visualización de las señales se requerirá del Osciloscopio y Analizador de espectro. 4.3. Población y muestra 4.3.1. Población La población para el presente trabajo de investigación son un conjunto de datos conformado por frecuencias que será tomados por el osciloscopio y analizador de frecuencias al realizar las pruebas de laboratorio en el Radio Observatorio de Jicamarca. 4.3.2. Muestra La muestra para el presente trabajo de investigación son del tipo no probabilística ya que, son seleccionadas en base a distintos periodos de tiempo representativos. Se tomarán distintas muestras dentro del periodo de pruebas de laboratorio. 78 4.4. Lugar de estudio La realización del diseño e implementación de un generador de señales de radiofrecuencia basado en FPGA SoC para la operación de un transmisor de radar ionosonda se realizó con las tarjetas de desarrollo e instrumentos de laboratorio proporcionados por el Radio Observatorio de Jicamarca que forma parte del IGP. 4.5. Técnicas e instrumentos para la recolección de datos En el presente proyecto de tesis se estudió y se puso en práctica la teoría de controlador de radar ionosonda, generación de NCO, modulación BPSK y OOK. Los instrumentos a utilizados son el osciloscopio TEKTRONIK MDO-3054 con un ancho de banda de 500Mhz y analizador de espectro Agilent Technologies N9912A-4Ghz. Adicionalmente se contrastó el envío de señales de radiofrecuencia pulsadas con los datos obtenidos por el receptor de radar ionosonda IER basado en USRP y el receptor del radar ionosonda VIPIR. Cabe mencionar que tanto la instrumentación científica y locaciones fueron proporcionados por el Radio Observatorio de Jicamarca que sirve para el análisis de los resultados y conclusiones. Fig. 33. Osciloscopio TEKTRONIK MDO3054 - 500Mhz. Fuente: Elaboración propia. 79 Fig. 34. Analizador de espectro Agilent Technologies N9912A - 4Ghz. Fuente: Elaboración propia. Fig. 35. Receptor de radar ionosonda IER basado en USRP. Fuente: Elaboración propia. 80 (a) (b) Fig. 36. Receptor del radar ionosonda VIPIR. (a) Gabinete, (b) Computadora. Fuente: Elaboración propia. 4.6. Análisis y procesamiento de datos. Para el análisis y procesamiento de datos se utiliza el software Vivado 2019.1. el cual nos permite obtener los gráficos de las simulaciones con banco de pruebas (test bench) y los instrumentos de laboratorio tales como el osciloscopio TEKTRONIK MOD-3054 con un ancho de banda de 500Mhz y el analizador de espectro Agilent Technologies N9912A-4Ghz para la obtención gráficos de la generación del barrido de frecuencias, gráficos del Análisis espectral en frecuencia y gráficos de la comparación de señales con persistencia. Finalmente se someterá a prueba con instrumentos científicos validados y que actualmente están operando en el Radio Observatorio de Jicamarca. A continuación, se describe los análisis que se realizarán: 81 a. Gráfico de simulaciones con test bench Para ver la correcta simulación de generación de los pulsos generados con las configuraciones iniciales y un banco de pruebas. Fig. 37. Gráfico de simulaciones con banco de pruebas (test bench). Fuente: Elaboración propia b. Gráficos de la generación de señales Para ver la correcta generación del barrido de frecuencias al detectar la señal de trigger que es recibida cada 5 minutos, también verificar el ancho del pulso transmitido y período entre pulsos emitidos por el generador de señales. Fig. 38. Gráficos de la generación de señales con osciloscopio TEKTRONIK. Fuente: Elaboración propia. 82 c. Análisis espectral en frecuencia: Para ver la correcta generación del barrido de frecuencias a través del analizador de espectro. Fig. 39. Gráficos del análisis espectral en frecuencia. Fuente: Elaboración propia. d. Comparación de señales con persistencia: Para calcular cuánto es el desplazamiento de la señal generado con respecto a la señal de sincronismo de GPS se utilizará el osciloscopio y se configuró la lectura de las dos señales con persistencia infinita de esta manera se pudo visualizar los valores de desplazamiento máximo y mínimo entre ambas señales. Para este trabajo de tesis se utilizó el receptor de GPS de la marca TRIMBLE. Fig. 40. Receptor y antena de GPS de la marca TRIMBLE. Fuente: Elaboración propia. 83 e. Prueba de bola de cobre Esta prueba se realiza con el receptor ionosonda IER (Ionospheric Echoes Receiver) basado en USRP, para verificar el correcto envío del barrido de las 1808 frecuencias. La señal RF del generador se conecta a atenuadores para poder disminuir el voltaje pico pico a alrededor de 500 a 750 mv que es el rango que soporta la entradas del receptor IER. Fig. 41. Prueba de bola de cobre. Fuente: Elaboración propia. f. Prueba de transmisión Esta prueba se realiza en las instalaciones del Radar Ionosonda “Vertical Incidence Pulsed Ionospheric Radar” (VIPIR) que se encuentra ubicado en el Radio Observatorio de Jicamarca, este radar comprende de la etapa de generación de señales de radiofrecuencia (RF), etapa de transmisión de potencia y recepción de señales. Se procede a conectar las señales de RF y GATE del nuevo generador de señales de radiofrecuencia (RF) basado en FPGA Soc hacia la etapa de transmisión de potencia, se ejecuta la síntesis de hardware y se espera a la señal de trigger que se recepciona cada 5 minutos para el inicio del barrido de frecuencias. 84 Fig. 42. Estructura interna del Radar ionosonda VIPIR (Generador de señales de radiofrecuencia, etapa de potencia, receptor de ecos ionosféricos). Fuente: Elaboración propia. Fig. 43. Diagrama de Antena logarítmica periódica de banda ancha del transmisor de Radar ionosonda VIPIR [15]. 85 Fig. 44. Antena logarítmica periódica de banda ancha del transmisor de Radar ionosonda VIPIR. Fuente: Elaboración propia. Fig. 45. Arreglo de 8 antenas dipolo del receptor de radar VIPIR [17]. 86 Fig. 46. Una de las ocho antenas dipolo del receptor de radar VIPIR. Fuente: Elaboración propia. 87 V. RESULTADOS 5.1. Resultados descriptivos. 5.1.1. Resultados de la simulaciones Realizado el diseño del generador de señales de radiofrecuencia en software Vivado 2019.1 se procede a realizar las simulaciones para la verificación del correcto funcionamiento. Vivado comprende de la herramienta de simulación y para ejecutarlo se requiere un código en VHDL que integra el banco de pruebas llamado testbench. Se ejecuta el testbench del numerically controlled controller (NCO) para simular el barrido de frecuencias. Fig. 47. Testbench del numerically controlled controller (NCO). Fuente: Elaboración propia. Se ejecuta el testbench del generador de señales de radiofrecuencia para un período entre pulsos emitidos (IPP) de 1 ms, un ancho de pulso de 10 us y modulación BPSK y OOK. En la figura 48 se puede corroborar que la simulación con el banco de pruebas de un IPP de 1ms responde de manera correcta dado que el primer pulso se emite en el tiempo de 8 000 032 000 ps y el segundo a 9 000 032 000 ps. 88 Fig. 48. Testbench para verificación del período entre pulsos emitidos (IPP). Fuente: Elaboración propia. En la figura 49 se puede corroborar que la simulación con el banco de pruebas de un ancho de pulso de 1us responde de manera correcta dado que la señal de radiofrecuencia de pulsada inicia la transmisión en el tiempo de 9 000 032 000 ps y culmina la transmisión a 9 010 032 000 ps. Fig. 49. Testbench para verificación del ancho de pulso emitido. Fuente: Elaboración propia. 89 En la figura 50, se confirma de manera concluyente que la simulación uti